Select GR



DELPHION

Legon Montfile Errosendies

RESEARCH

PRODUCTS

INSIDE DELPHION

My Account

Search: Quick/Number Boolean Advanced Der

The Delphion Integrated View

Buy Now: PDF | File History | Other choices

Tools: Add to Work File: Create new Work

View: INPADOC | Jump to: Top

Ema

ହTitle:

JP06060201A2: MICROCOMPUTER

-

왕Country:

JP Japan

&Kind:

A (See also: JP03225613B2)

পু Inventor:

OBA KO:

우Assignee:

NEC CORP

News, Profiles, Stocks and More about this company

& Published / Filed:

1994-03-04 / 1992-08-05

PApplication

JP1992000208678

Number:

郞IPC Code: IPC-7: G06F 1/14; G06F 15/78;

Priority Number:

1992-08-05 JP1992000208678

8 Abstract:

PURPOSE: To provide the microcomputer which is provided with a function by which a value of a modulo register is subjected to increment by synchronizing with an overflow signal of a counter and

contains a programmable timer.

CONSTITUTION: The microcomputer is constituted by having a first counter 3 for counting up by synchronizing with a clock, a modulo register 1 for holding a value for determining a period of a timer operation, and a comparator 2 for comparing the values of a first counter 3 and the modulo register 1 and outputting a coincidence signal, when they coincide with each other, providing a second counter 5 for counting an overflow signal of a first counter 3 and allowing the value of the modulo register 1 to be subjected to increment at the time of evaluation, and containing a programmable

timer.

COPYRIGHT: (C)1994, JPO& Japio

PINPADOC Legal Status: None

Buy Now: Family Legal Status Report

PFamily:

Show 2 known family members

VOther Abstract

None







Nominate this for the Gallery...





Post Available Copy



THOMSON

Subscriptions | Web Seminars | Privacy | Terms & Conditions | Site Map | Contact U

THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-60201

(43)公開日 平成6年(1994)3月4日

審査請求 未請求 請求項の数3(全 5 頁)


(21)出願番号	特顧平4-208678	(71)出願人	000004237
			日本電気株式会社
(22) 出願日	平成4年(1992)8月5日		東京都港区芝五丁目7番1号
		(72)発明者	大場 香
			東京都港区芝五丁目7番1号日本電気株式
			会社内
		(74)代理人	弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 マイクロコンピュータ

(57)【要約】

【目的】カウンタのオーバーフロー信号に同期して、モジュロ・レジスタの値がインクリメントされる機能を備えてプログラマブル・タイマを内蔵したマイクロコンピュータを提供する。

【構成】クロックに同期してカウント・アップする第1のカウンタ3と、タイマ動作の周期をきめる値を保持するモジュロ・レジスタ1と、第1のカウンタ3とモジュロ・レジスタ1の値を比較して一致すれば一致信号を出力するコンパレータ2を有し、評価時に第1のカウンタ3のオーバーフロー信号をカウントしてモジュロ・レジスタ1の値をインクリメントする第2のカウンタ5を備えてプログラマブル・タイマを内蔵したマイクロコンピュータを構成する。



【特許請求の範囲】

【請求項1】 タイマスタート命令によってリセットさ れ、且つクロック信号に同期してカウントアップする第 1のカウンタと、命令によりタイマ動作の周期をきめる 値が設定されその値を保持するモジュロ・レジスタと、 前記第1のカウンタと前記モジュロ・レジスタの値を比 較して一致すれば一致信号を出力するコンパレータとを 有するプログラマブル・タイマを備えたマイクロコンビ ュータにおいて、テスト時に前記モジュロ・レジスタの 値を命令によりリセット後、前記第1のカウンタのオー 10 バーフロー信号に同期して前記モジュロ・レジスタの値 をインクリメントする手段を有するプログラマブル・タ イマを備えたことを特徴とするマイクロコンピュータ。

【請求項2】 前記手段は、タイマスタート命令によっ てリセットされ、且つ前記第1のカウンタのオーパーフ ロー信号に同期してインクリメントされる第2のカウン タの値を用いて前記モジュロ・レジスタの値をインクリ メントすることを特徴とする請求項1に記載のマイクロ コンピュータ。

をリセット後、前記オーバーフロー信号に同期してイン クリメントし、且つ前記インクリメントされた値を保持 する第3のカウンタを用いることを特徴とする請求項1 に記載のマイクロコンピュータ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、マイクロコンピュータ に関し、特にマイクロコンピュータに内蔵されるプログ ラマブル・タイマに関する。

[0002]

【従来の技術】従来のマイクロコンピュータに内蔵され るプログラマブル・タイマは、例えば図4に示すプロッ ク図のように、入力するクロックに同期してカウントア ップする第1のカウンタ3と、タイマ動作の周期をきめ る値を保持するモジュロ・レジスタ1と、第1のカウン タ3とモジュロ・レジスタ1の値を比較し一致すれば一 致信号を出力するコンパレータ2とを備えている。

【0003】次に従来技術のマイクロコンピュータに内 蔵されるプログラマブル・タイマの動作について、図4 および図5を用いて説明する。

【0004】図4は従来のマイクロコンピュータにおけ るプログラマブル・タイマーの一例を示すブロック図で あり、図5はその動作を説明するためのタイミングチャ ートである。

【0005】タイマの周期をnとして動作させる場合、 まず、内部パス4を通じて命令によりモジュロ・レジス タ1にnを設定し(図5の50)、タイマ・スタート命 令を実行する(図5の51)。このタイマ・スタート命 令の実行により、第1のカウンタ3が初期化される(図 5の第1のカウンタの値0)。その後、第1のカウンタ 50 る。

3はクロックに同期してカウントアップを行う。

2

【0006】コンパレータ2は第1のカウンタ3の内容 とモジュロ・レジスタ1の内容を比較し、一致すれば一 致信号を出力する(図5の52)。又、第1のカウンタ 3はオーバーフローすると初期値"0"に戻り(図5の 53)、モジュロ・レジスタ1に再び次の値n+1を設 定し(図5の54)、タイマ・スタート命令を実行し (図5の55)、第1のカウンタはカウントアップを繰 り返し、モジュロ・レジスタ1の内容と第1のカウンタ 3であるカウント・レジスタの内容と比較して一致して いれば一致信号を出力する(図5の56)。

【0007】ここで、例えば8ビット・タイマの場合、 モジュロ・レジスタ1に設定し得る値は0~FFHであ る。従って、従来技術で完全な評価を行うためには前述 のタイマ動作をn=OFFHに設定して256回行って いる。

[8000]

【発明が解決しようとする課題】この従来のマイクロコ ンピュータに内蔵されるプログラマブル・タイマでは、 【請求項3】 前記手段は、命令によりカウンタの内容 20 モジュロ・レジスタの値を自動的に連続変化させること が出来ず、モジュロ・レジスタに値を設定するには命令 により行うしかなかった。

> 【0009】従って、モジュロ・レジスタの値を変化さ せ評価する場合には命令によりモジュロ・レジスタの値 を再設定し直していた。例えば8ビットのプログラマブ ル・タイマの場合、完全な評価を行うためにはモジュロ ・レジスタに順次0~FFHの値を256回設定してタ イマ動作を行っていた。

【0010】またこの為、プログラマブル・タイマの評 30 価をマイクロコンピュータの他のハードウェアの評価と 並行して行うことが困難であるとい欠点を有してる。

【0011】本発明の目的は、前述の欠点を除去するこ とにより、カンウタのオーパーフローに同期してモジュ ロ・レジスタの値がインクリメントする機能を有するプ ログラマブル・タイマを内蔵したマイクロコンピュータ を提供することにある。

[0012]

【課題を解決するための手段】本発明の特徴は、タイマ スタート命令によってリセットされ、且つクロック信号 40 に同期してカウントアップする第1のカウンタと、命令 によりタイマ動作の周期をきめる値が設定されその値を 保持するモジュロ・レジスタと、前記第1のカウンタと 前記モジュロ・レジスタの値を比較して一致すれば一致 信号を出力するコンパレータとを有するプログラマブル ・タイマを備えたマイクロコンピュータにおいて、テス ト時に前記モジュロ・レジスタの値を命令によりリセッ ト後、前記第1のカウンタのオーバーフロー信号に同期 して前記モジュロ・レジスタの値をインクリメントする 手段を有するプログラマブル・タイマを備えたことにあ

【0013】また、前記手段は、タイマスタート命令に よってリセットされ、且つ前記第1のカンウンタのオー パフロー信号に同期してインクリメントされる第2のカ ウンタの値を用いて前記モジュロ・レジスタの値をイン クリメントすることができる。

.3

【0014】さらに、前配手段は、命令によりカウンタ の内容をリセット後、前記オーバーフロー信号に同期し てインクリメントし、且つ前記インクリメントされた値 を保持する第3のカウンタを用いることができる。

[0015]

【実施例】次に本発明について図面を参照して説明す

【0016】図1は本発明の第1の実施例のマイクロコ ンピュータに内蔵されるプログラマブル・タイマのプロ ック図である。

【0017】入力するクロックに同期してカウントアッ プする第1のカウンタ3と、タイマ動作の周期をきめる 値を保持するモジュロ・レジスタ1と、第1のカウンタ 3とモジュロ・レジスタ1の値を比較して一致すれば一 致信号を出力するコンパレータ2と、評価時に第1のカ 20 ウンタ3のオーバーフロー信号に同期してモジュロ・レ ジスタ1の値をインクリメントする第2のカウンタ5 と、評価時に第2のカウンタ5の値をモジュロ・レジス タ1にセットするパッファ6とを備えている。

【0018】次に第1の実施例のマイクロコンピュータ に内蔵されるプログラマブル・タイマの動作について、 図1に示すプログラマブル・タイマのブロック図、およ び図3を示すプログラマブル・タイマの動作を説明する タイミングチャートを用いて説明する。

にし、論理ゲート7,8及びパッファ6はそれぞれ命令 スタート信号、オーバーフロー信号及び第2のカウンタ 5の出力を受け入れ可能状態にする。次に内部パス4か らモジュロ・レジスタ1に初期値を設定する(図3の3 0).

【0020】次にタイマ・スタート命令を実行する(図 3の31)。このタイマ・スタート命令の実行により、 第1のカウンタ3および第2のカウンタ5が初期化され "0"となる。その後、第1のカウンタ3はクロックに 同期してカウントアップを行う。

【0021】コンパレータ2は第1のカウンタ3の内容 とモジュロ・レジスタ1の内容を比較し、一致すれば一 致信号を出力する(図3の32)。又、第1のカウンタ 3はオーパーフロー信号により初期値"0"に戻りカウ ントアップを繰り返す(図3の33~35)。このオー パーフロー信号により第2のカウンタ5はカウントアッ プされその内容がパッファ6を介してモジュロ・レジス タ1に設定される。

【0022】前述したタイマ・スタート命令の実行によ る第1のカウンタ3と第2のカウンタ5の初期化以後の 50 【0032】第2の実施例は第1の実施例のタイマ動作

動作を所定の回数くり返し実行する。

【0023】従って、テスト信号をアクティブにし、モ ジュロ・レジスタ1に初期値"0"を設定し、スタート 命令を実行するだけでモジュロ・レジスタ1に設定し得 る全ての値に対して自動的かつ連続的にテストが行われ

【0024】すなわち、従来は第1のカウンタ3がオー バーフローした時点で再度タイマ・スタート命令を実行 しなければならなかったが、上述したようにタイマ・ス 10 タート命令は1度実行するだけでよい。

【0025】次に第2の実施例について図面を参照して 説明する。

【0026】図2は本発明の第2の実施例のマイクロコ ンピュータに内蔵されるプログラマブル・タイマのブロ ック図である。

【0027】図2によれば、入力するクロックに同期し てカウントアップする第1のカウンタ3と、タイマ動作 の周期をきめる値を保持し、第1のカウンタ3のオーバ ーフロー信号に同期してカウントアップする第3のカウ ンタ (モジュロ・レジスタ) 9と、第1のカウンタ3と 第3のカウンタ(モジュロ・レジスタ)9の値を比較し 一致すれば一致信号を出力するコンパレータ2と、テス ト信号とオーバーフロー信号によって第3のカウンタ9 にインクリメント信号を出力する論理ゲート10を備え ている。

【0028】次に第2の実施例のマイクロコンピュータ に内蔵されるプログラマブル・タイマの動作について、 図2および図3を用いて説明する。

【0029】まず、評価時にはテスト信号をアクティブ 【0019】まず、評価時にはテスト信号をアクティブ 30 にし、論理ゲート10のゲートを開いておく。内部バス 4を介してCPU (図示せず) から第3のカウンタ (モ ジュロ・レジスタ) 9に初期値を設定し(図3の3 0)、タイマ・スタート命令を実行する(図3の3 1)。このタイマ・スタートの命令の実行により、第1 のカウンタ3が初期化され"0"となる。

> 【0030】その後、第1のカウンタ3はクロックに同 期してカウントアップを行う。コンパレータ2は第1の カウンタ3の内容と第3のカウンタ(モジュロ・レジス 夕) 9の内容を比較し、一致すれば一致信号を出力する (図3の32)。又、第1のカウンタ3はオーパーフロ ー信号により初期値"0"に戻りカウントアップを繰り 返す(図3の33)。このオーパーフロー信号により論 理ゲート10を介して第3のカウンタ(モジュロ・レジ スタ) 9はカウントアップされる。

【0031】従って、テスト信号をアクティブにし、第 3のカウンタ(モジュロ・レジスタ)9に初期値"0" を設定し、スタート命令を実行するだけで第3のカウン タ (モジュロ・レジスタ) 9 に設定し得る全ての値に対 して自動的かつ連続的に評価が行われる。

5

の周期をきめる値を保持するモジュロ・レジスタ自体を第3のカウンタで構成する。すなわち第1の実施例の第2のカウンタ5とモジュロ・レジスタ1の機能を一体化する。このことにより第1の実施例と比較して1つのプログラマブル・タイマのハードウェアを小さくすることができる。

[0033]

【発明の効果】以上説明したように本発明のマイクロコンピュータに内蔵されるプログラマブル・タイマは、評価時に、入力するクロックに同期してカウントアップす 10るカウンタのオーパーフロー信号に同期して、タイマ動作の周期をきめる値を保持するモジュロ・レジスタの値がカウントアップするので、テスト信号をアクティブにし、スタート命令を実行するだけでモジュロ・レジスタに設定し得る全ての値に対して自動的かつ連続的に評価を行うことができる。

【0034】例えば8ビットのプログラマブル・タイマの場合、モジュロ・レジスタに設定し得る値は $0\sim FFH$ 0256パターンである。この為、完全な評価を行うためにはモジュロ・レジスタに値をセットする命令を256回実行しなくてはならなかった。

【0035】しかし、本発明ではモジュロ・レジスタへ 値を設定する命令を1度実行するだけでよい。これによ り、テスト・パターンの簡略化が可能となる効果を有す **ろ**.

【0036】また、命令による操作が減るので、プログラマブル・タイマの評価をマイクロコンピュータの他のハードウェアの評価と並行して行うことが容易になり、マイクロコンピュータ全体のテスト時間の短縮となりコストダウンに寄与するという効果も有する。

6

【図面の簡単な説明】

【図1】本発明の第1の実施例のプロック図である。

【図2】本発明の第2の実施例のブロック図である。

10 【図3】図1,2に示したプログラマブル・タイマのタイミングチャートである。

【図4】 従来例のマイクロコンピュータのプログラマブル・タイマのブロック図である。


【図5】図4に示したプログラマブル・タイマのタイミングチャートである。

【符号の説明】


- 1 モジュロ・レジスタ
- 2 コンパレータ
- 3 第1のカウンタ
- 0 4 内部バス
 - 5 第2のカウンタ
 - 6 バッファ
 - 7, 8, 10 論理ゲート
 - 9 第3のカウンタ (モジュロ・レジスタ)

【図1】


【図2】



[図3]



[図4]



[図5]

